模擬電路與數(shù)字電路（寇戈所著的書籍）

目錄

上篇模擬部分

第1章半導(dǎo)體器件1

1.1半導(dǎo)體基礎(chǔ)知識1

半導(dǎo)體器件（semiconductor device）通常，這些半導(dǎo)體材料是硅、鍺或砷化鎵，可用作整流器、振蕩器、發(fā)光器、放大器、測光器等器材。為了與集成電路相區(qū)別，有時也稱為分立器件。

絕大部分二端器件（即晶體二極管）的基本結(jié)構(gòu)是一個PN結(jié)。利用不同的半導(dǎo)體材料、采用不同的工藝和幾何結(jié)構(gòu)，已研制出種類繁多、功能用途各異的多種晶體二極，可用來產(chǎn)生、控制、接收、變換、放大信 號和進行能量轉(zhuǎn)換。晶體二極管的頻率復(fù)蓋范圍可從低頻、高頻、微波、毫米波、紅外直至光波。三端器件一 般是有源器件，典型代表是各種晶體管（又稱晶體三極管）。晶體管又可以分為雙極型晶體管和場效應(yīng)晶體管兩 類。根據(jù)用途的不同，晶體管可分為功率晶體管微波晶體管和低噪聲晶體管。除了作為放大、振蕩、開關(guān)用的 一般晶體管外，還有一些特殊用途的晶體管，如光晶體管、磁敏晶體管，場效應(yīng)傳感器等。這些器件既能把一些 環(huán)境因素的信息轉(zhuǎn)換為電信號，又有一般晶體管的放大作用得到較大的輸出信號。此外，還有一些特殊器件，如單結(jié)晶體管可用于產(chǎn)生鋸齒波，可控硅可用于各種大電流的控制電路，電荷耦合器件可用作攝橡器件或信息存 儲器件等。在通信和雷達(dá)等軍事裝備中，主要靠高靈敏度、低噪聲的半導(dǎo)體接收器件接收微弱信號。隨著微波 通信技術(shù)的迅速發(fā)展，微波半導(dǎo)件低噪聲器件發(fā)展很快，工作頻率不斷提高，而噪聲系數(shù)不斷下降。微波半導(dǎo)體 器件由于性能優(yōu)異、體積小、重量輕和功耗低等特性，在防空反導(dǎo)、電子戰(zhàn)、C（U3）I等系統(tǒng)中已得到廣泛的應(yīng)用。

1.1.1本征半導(dǎo)體1

本征半導(dǎo)體（intrinsic semiconductor)

完全不含雜質(zhì)且無晶格缺陷的純凈半導(dǎo)體稱為本征半導(dǎo)體。實際半導(dǎo)體不能絕對地純凈，本征半導(dǎo)體一般是指導(dǎo)電主要由材料的本征激發(fā)決定的純凈半導(dǎo)體。更通俗地講，完全純凈的半導(dǎo)體稱為本征半導(dǎo)體或I型半導(dǎo)體。硅和鍺都是四價元素，其原子核最外層有四個價電子。它們都是由同一種原子構(gòu)成的“單晶體”，屬于本征半導(dǎo)體。

在絕對零度溫度下，半導(dǎo)體的價帶（valence band）是滿帶（見能帶理論），受到光電注入或熱激發(fā)后，價帶中的部分電子會越過禁帶（forbidden band/band gap）進入能量較高的空帶，空帶中存在電子后成為導(dǎo)帶（conduction band），價帶中缺少一個電子后形成一個帶正電的空位，稱為空穴（hole），導(dǎo)帶中的電子和價帶中的空穴合稱為電子－空穴對。上述產(chǎn)生的電子和空穴均能自由移動，成為自由載流子（free carrier），它們在外電場作用下產(chǎn)生定向運動而形成宏觀電流，分別稱為電子導(dǎo)電和空穴導(dǎo)電。這種由于電子－空穴對的產(chǎn)生而形成的混合型導(dǎo)電稱為本征導(dǎo)電。導(dǎo)帶中的電子會落入空穴，使電子－空穴對消失，稱為復(fù)合（recombination）。復(fù)合時產(chǎn)生的能量以電磁輻射（發(fā)射光子photon）或晶格熱振動（發(fā)射聲子phonon）的形式釋放。在一定溫度下，電子－空穴對的產(chǎn)生和復(fù)合同時存在并達(dá)到動態(tài)平衡，此時本征半導(dǎo)體具有一定的載流子濃度，從而具有一定的電導(dǎo)率。加熱或光照會使半導(dǎo)體發(fā)生熱激發(fā)或光激發(fā)，從而產(chǎn)生更多的電子－空穴對，這時載流子濃度增加，電導(dǎo)率增加。半導(dǎo)體熱敏電阻和光敏電阻等半導(dǎo)體器件就是根據(jù)此原理制成的。常溫下本征半導(dǎo)體的電導(dǎo)率較小，載流子濃度對溫度變化敏感，所以很難對半導(dǎo)體特性進行控制，因此實際應(yīng)用不多。

本征半導(dǎo)體特點：電子濃度=空穴濃度

缺點：載流子少，導(dǎo)電性差，溫度穩(wěn)定性差！

1.1.2本征激發(fā)和兩種載流子2

1.1.3雜質(zhì)半導(dǎo)體2

定義

在本征半導(dǎo)體中摻入某些微量元素作為雜質(zhì)，可使半導(dǎo)體的導(dǎo)電性發(fā)生顯著變化。摻入的雜質(zhì)主要是三價或五價元素。摻入雜質(zhì)的本征半導(dǎo)體稱為雜質(zhì)半導(dǎo)體。制備雜質(zhì)半導(dǎo)體時一般按百萬分之一數(shù)量級的比例在本征半導(dǎo)體中摻雜。

基本原理

半導(dǎo)體中的雜質(zhì)對電導(dǎo)率的影響非常大，本征半導(dǎo)體經(jīng)過摻雜就形成雜質(zhì)半導(dǎo)體，一般可分為N型半導(dǎo)體和P型半導(dǎo)體。

半導(dǎo)體中摻入微量雜質(zhì)時，雜質(zhì)原子附近的周期勢場受到干擾并形成附加的束縛狀態(tài)，在禁帶中產(chǎn)生附加的雜質(zhì)能級。能提供電子載流子的雜質(zhì)稱為施主(Donor)雜質(zhì)，相應(yīng)能級稱為施主能級，位于禁帶上方靠近導(dǎo)帶底附近。例如四價元素鍺或硅晶體中摻入五價元素磷、砷、銻等雜質(zhì)原子時，雜質(zhì)原子作為晶格的一分子，其五個價電子中有四個與周圍的鍺（或硅）原子形成共價鍵，多馀的一個電子被束縛于雜質(zhì)原子附近，產(chǎn)生類氫淺能級—施主能級。施主能級上的電子躍遷到導(dǎo)帶所需能量比從價帶激發(fā)到導(dǎo)帶所需能量小得多，很易激發(fā)到導(dǎo)帶成為電子載流子，因此對于摻入施主雜質(zhì)的半導(dǎo)體，導(dǎo)電載流子主要是被激發(fā)到導(dǎo)帶中的電子，屬電子導(dǎo)電型，稱為N型半導(dǎo)體。由于半導(dǎo)體中總是存在本征激發(fā)的電子空穴對，所以在n型半導(dǎo)體中電子是多數(shù)載流子，空穴是少數(shù)載流子。

相應(yīng)地，能提供空穴載流子的雜質(zhì)稱為受主(Acceptor)雜質(zhì)，相應(yīng)能級稱為受主能級，位于禁帶下方靠近價帶頂附近。例如在鍺或硅晶體中摻入微量三價元素硼、鋁、鎵等雜質(zhì)原子時，雜質(zhì)原子與周圍四個鍺（或硅）原子形成共價結(jié)合時尚缺少一個電子，因而存在一個空位，與此空位相應(yīng)的能量狀態(tài)就是受主能級。由于受主能級靠近價帶頂，價帶中的電子很容易激發(fā)到受主能級上填補這個空位，使受主雜質(zhì)原子成為負(fù)電中心。同時價帶中由于電離出一個電子而留下一個空位，形成自由的空穴載流子，這一過程所需電離能比本征半導(dǎo)體情形下產(chǎn)生電子空穴對要小得多。因此這時空穴是多數(shù)載流子，雜質(zhì)半導(dǎo)體主要靠空穴導(dǎo)電，即空穴導(dǎo)電型，稱為p型半導(dǎo)體。在P型半導(dǎo)體中空穴是多數(shù)載流子，電子是少數(shù)載流子。在半導(dǎo)體器件的各種效應(yīng)中，少數(shù)載流子常扮演重要角色。

1.1.4PN結(jié)4

PN結(jié)（PN junction）。采用不同的摻雜工藝，通過擴散作用，將P型半導(dǎo)體與N型半導(dǎo)體制作在同一塊半導(dǎo)體（通常是硅或鍺）基片上，在它們的交界面就形成空間電荷區(qū)稱PN結(jié)。PN結(jié)具有單向?qū)щ娦?。P是positive的縮寫，N是negative的縮寫，表明正荷子與負(fù)荷子起作用的特點。一塊單晶半導(dǎo)體中，一部分摻有受主雜質(zhì)是P型半導(dǎo)體，另一部分摻有施主雜質(zhì)是N型半導(dǎo)體時，P 型半導(dǎo)體和N型半導(dǎo)體的交界面附近的過渡區(qū)稱為PN結(jié)。PN結(jié)有同質(zhì)結(jié)和異質(zhì)結(jié)兩種。用同一種半導(dǎo)體材料制成的 PN 結(jié)叫同質(zhì)結(jié)，由禁帶寬度不同的兩種半導(dǎo)體材料制成的PN結(jié)叫異質(zhì)結(jié)。

1.2二極管7

二極管又稱晶體二極管，簡稱二極管(diode)，另外，還有早期的真空電子二極管；它是一種具有單向傳導(dǎo)電流的電子器件。在半導(dǎo)體二極管內(nèi)部有一個PN結(jié)兩個引線端子，這種電子器件按照外加電壓的方向，具備單向電流的轉(zhuǎn)導(dǎo)性。一般來講，晶體二極管是一個由p型半導(dǎo)體和n型半導(dǎo)體燒結(jié)形成的p-n結(jié)界面。在其界面的兩側(cè)形成空間電荷層，構(gòu)成自建電場。當(dāng)外加電壓等于零時，由于p-n 結(jié)兩邊載流子的濃度差引起擴散電流和由自建電場引起的漂移電流相等而處于電平衡狀態(tài)，這也是常態(tài)下的二極管特性。

1.2.1二極管的幾種常見結(jié)構(gòu)7

1.2.2二極管的伏-安特性7

1.2.3二極管的主要參數(shù)8

1.2.4二極管極性的簡易判別法8

1.2.5二極管的等效電路9

*1.3二極管的基本應(yīng)用電路9

1.3.1二極管整流電路9

1.3.2橋式整流電路10

1.3.3倍壓整流電路11

1.3.4限幅電路12

1.3.5與門電路12

*1.4穩(wěn)壓管13

穩(wěn)壓二極管（又叫齊納二極管）,此二極管是一種直到臨界反向擊穿電壓前都具有很高電阻的半導(dǎo)體器件。

1.4.1穩(wěn)壓管的結(jié)構(gòu)和特性曲線13

1.4.2穩(wěn)壓管的主要參數(shù)14

1.5其他類型的二極管15

1.5.1發(fā)光二極管15

1.5.2光電二極管16

1.6三極管16

半導(dǎo)體三極管又稱“晶體三極管”或“晶體管”。在半導(dǎo)體鍺或硅的單晶上制備兩個能相互影響的PN結(jié)，組成一個PNP（或NPN）結(jié)構(gòu)。中間的N區(qū)（或P區(qū)）叫基區(qū)，兩邊的區(qū)域叫發(fā)射區(qū)和集電區(qū)，這三部分各有一條電極引線，分別叫基極B、發(fā)射極E和集電極C，是能起放大、振蕩或開關(guān)等作用的半導(dǎo)體電子器件。

1.6.1三極管的結(jié)構(gòu)及類型16

1.6.2三極管的電流放大作用17

1.6.3三極管的共射特性曲線19

1.6.4三極管的主要參數(shù)21

1.7場效應(yīng)管23

場效應(yīng)晶體管（Field Effect Transistor縮寫(FET)）簡稱場效應(yīng)管。由多數(shù)載流子參與導(dǎo)電，也稱為單極型晶體管。它屬于電壓控制型半導(dǎo)體器件。具有輸入電阻高（10^8～10^9Ω）、噪聲小、功耗低、動態(tài)范圍大、易于集成、沒有二次擊穿現(xiàn)象、安全工作區(qū)域?qū)挼葍?yōu)點，現(xiàn)已成為雙極型晶體管和功率晶體管的強大競爭者。

1.7.1結(jié)型場效應(yīng)管的類型和構(gòu)造23

1.7.2絕緣柵型場效應(yīng)管的類型和構(gòu)造26

1.7.3場效應(yīng)管的主要參數(shù)30

本章小結(jié)31

習(xí)題31

第2章基本放大電路34

2.1共發(fā)射極放大電路34

2.1.1電路的組成34

2.1.2放大電路的直流通路和交流通路35

2.1.3共發(fā)射極電路圖解分析法35

2.1.4微變等效電路分析法39

2.2放大電路的分析44

2.2.1穩(wěn)定工作點的必要性44

2.2.2工作點穩(wěn)定的典型電路44

2.2.3復(fù)合管放大電路47

2.3共集電極電壓放大器48

2.4共基極電壓放大器50

2.5多級放大器51

2.5.1阻容耦合電壓放大器52

*2.5.2共射-共基放大器53

2.5.3直接耦合電壓放大器55

2.6差動放大器57

2.6.1電路組成57

2.6.2靜態(tài)分析59

2.6.3動態(tài)分析59

2.6.4差動放大器輸入、輸出的4種組態(tài)61

2.7放大器的頻響特性64

2.7.1三極管高頻等效模型64

2.7.2三極管電流放大倍數(shù)的頻率響應(yīng)66

2.7.3單管共射放大電路的頻響特性68

2.8場效應(yīng)管基本放大電路74

2.8.1電路的組成74

2.8.2場效應(yīng)管與三極管的比較77

2.9功率放大電路77

2.9.1概述77

2.9.2甲類功率放大電路78

2.9.3乙類推挽功率放大電路79

本章小結(jié)81

習(xí)題82

第3章集成運算放大器89

3.1概述89

集成運算放大器（Integrated Operational Amplifier）簡稱集成運放，是由多級直接耦合放大電路組成的高增益模擬集成電路。它的增益高（可達(dá)60~180dB），輸入電阻大（幾十千歐至百萬兆歐），輸出電阻低（幾十歐），共模抑制比高（60~170dB），失調(diào)與飄移小，而且還具有輸入電壓為零時輸出電壓亦為零的特點，適用于正，負(fù)兩種極性信號的輸入和輸出。

模擬集成電路一般是由一塊厚約0.2~0.25mm的P型硅片制成，這種硅片是集成電路的基片。基片上可以做出包含有數(shù)十個或更多的BJT或FET、電阻和連接導(dǎo)線的電路。

運算放大器除具有+、-輸入端和輸出端外，還有+、-電源供電端、外接補償電路端、調(diào)零端、相位補償端、公共接地端及其他附加端等。它的閉環(huán)放大倍數(shù)取決于外接反饋電阻，這給使用帶來很大方便。

3.1.1集成運放電路的特點89

3.1.2集成運放電路的組成框圖89

3.2電流源電路90

3.2.1基本電流源電路91

*3.2.2以電流源為有源負(fù)載的放大器92

3.3集成運放原理電路和理想運放的參數(shù)92

3.3.1集成運放原理電路分析92

3.3.2集成運放的主要參數(shù)93

3.4理想集成運放的參數(shù)和工作區(qū)94

3.4.1理想運放的性能指標(biāo)95

3.4.2理想運放在不同工作區(qū)的特征95

3.5基本運算電路96

3.5.1比例運算電路97

3.5.2加減運算電路100

3.5.3積分和微分運算電路103

3.5.4對數(shù)和指數(shù)(反對數(shù))運算電路104

本章小結(jié)105

習(xí)題106

第4章正弦波振蕩電路111

4.1概述111

4.2正弦波振蕩電路的基本原理111

4.2.1正弦波振蕩電路的振蕩條件111

4.2.2振蕩電路的基本組成、分類及分析方法113

4.3LC振蕩電路113

4.3.1互感耦合振蕩電路114

4.3.2三點式振蕩電路114

4.4RC振蕩電路116

4.4.1RC相移振蕩電路116

4.4.2文氏橋振蕩電路117

4.5石英晶體振蕩電路118

本章小結(jié)120

習(xí)題121

下篇數(shù)字部分

第5章數(shù)字邏輯基礎(chǔ)122

用數(shù)字信號完成對數(shù)字量進行算術(shù)運算和邏輯運算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運算和邏輯處理功能，所以又稱數(shù)字邏輯電路。現(xiàn)代的數(shù)字電路由半導(dǎo)體工藝制成的若干數(shù)字集成器件構(gòu)造而成。邏輯門是數(shù)字邏輯電路的基本單元。存儲器是用來存儲二值數(shù)據(jù)的數(shù)字電路。從整體上看，數(shù)字電路可以分為組合邏輯電路和時序邏輯電路兩大類。

5.1數(shù)制與BCD碼122

5.1.1數(shù)制122

5.1.2幾種簡單的編碼125

5.2邏輯代數(shù)基礎(chǔ)126

邏輯運算又稱布爾運算布爾用數(shù)學(xué)方法研究邏輯問題，成功地建立了邏輯演算。他用等式表示判斷，把推理看作等式的變換。這種變換的有效性不依賴人們對符號的解釋，只依賴于符號的組合規(guī)律。這一邏輯理論人們常稱它為布爾代數(shù)。20世紀(jì)30年代，邏輯代數(shù)在電路系統(tǒng)上獲得應(yīng)用，隨后，由于電子技術(shù)與計算機的發(fā)展，出現(xiàn)各種復(fù)雜的大系統(tǒng)，它們的變換規(guī)律也遵守布爾所揭示的規(guī)律。邏輯運算 (logical operators) 通常用來測試真假值。最常見到的邏輯運算就是循環(huán)的處理，用來判斷是否該離開循環(huán)或繼續(xù)執(zhí)行循環(huán)內(nèi)的指令。

5.2.1與運算126

5.2.2或運算127

5.2.3非運算128

5.2.4復(fù)合運算129

5.2.5正邏輯和負(fù)邏輯130

5.3邏輯代數(shù)的基本關(guān)系式和常用公式131

5.3.1邏輯代數(shù)的基本關(guān)系式131

5.3.2基本定律132

5.3.3常用的公式133

5.3.4基本定理134

5.4邏輯函數(shù)的表示方法135

5.4.1邏輯函數(shù)的表示方法135

5.4.2邏輯函數(shù)的真值表表示法135

5.4.3邏輯函數(shù)式136

5.4.4邏輯圖138

5.4.5工作波形圖138

5.5邏輯函數(shù)式的化簡139

5.5.1公式化簡法139

5.5.2邏輯函數(shù)的卡諾圖化簡法140

5.5.3具有無關(guān)項的邏輯函數(shù)的化簡145

5.6研究邏輯函數(shù)的兩類問題146

5.6.1給定電路分析功能146

5.6.2給定邏輯問題設(shè)計電路148

本章小結(jié)150

習(xí)題151

第6章門電路154

6.1概述154

是在集成電路(Integrated Circuit)上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之后產(chǎn)生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進制當(dāng)中的1和0，從而實現(xiàn)邏輯運算。常見的邏輯門包括“與”門，“或”門，“非”門，“異或”門(Exclusive OR gate)（也稱：互斥或）等等。邏輯門可以組合使用實現(xiàn)更為復(fù)雜的邏輯運算。

6.2分立元件門電路155

6.2.1二極管與門電路155

6.2.2二極管或門電路156

6.2.3三極管非門電路156

6.3TTL集成門電路158

6.3.1TTL非門電路158

6.3.2TTL與非門及或非門電路161

6.3.3集電極開路的門電路163

6.3.4三態(tài)門電路165

6.4CMOS門電路168

6.4.1CMOS反相器電路的組成和工作原理168

6.4.2CMOS與非門電路的組成和工作原理169

6.4.3CMOS或非門電路的組成和工作原理169

6.4.4CMOS傳輸門電路的組成和工作原理171

6.5集成電路使用知識簡介172

6.5.1國產(chǎn)集成電路型號的命名法172

6.5.2集成門電路的主要技術(shù)指標(biāo)172

6.5.3多馀輸入腳的處理173

6.5.4TTL與CMOS的接口電路173

本章小結(jié)175

習(xí)題175

第7章組合邏輯電路178

7.1概述178

組合邏輯電路是指在任何時刻，輸出狀態(tài)只決定于同一時刻各輸入狀態(tài)的組合，而與電路以前狀態(tài)無關(guān)，而與其他時間的狀態(tài)無關(guān)。其邏輯函數(shù)如下：

Li=f（A1，A2，A3……An） (i=1，2，3…m)

其中，A1~An為輸入變量，Li為輸出變量。

組合邏輯電路的特點歸納如下：

① 輸入、輸出之間沒有返饋延遲通道；

② 電路中無記憶單元。

對于第一個邏輯表達(dá)公式或邏輯電路，其真值表可以是惟一的，但其對應(yīng)的邏輯電路或邏輯表達(dá)式可能有多種實現(xiàn)形式，所以，一個特定的邏輯問題，其對應(yīng)的真值表是惟一的，但實現(xiàn)它的邏輯電路是多種多樣的。在實際設(shè)計工作中，如果由于某些原因無法獲得某些門電路，可以通過變換邏輯表達(dá)式變電路，從而能使用其他器件來代替該器件。同時，為了使邏輯電路的設(shè)計更簡潔，通過各方法對邏輯表達(dá)式進行化簡是必要的。組合電路可用一組邏輯表達(dá)式來描述。設(shè)計組合電路直就是實現(xiàn)邏輯表達(dá)式。要求在滿足邏輯功能和技術(shù)要求基礎(chǔ)上，力求使電路簡單、經(jīng)濟、可靠、實現(xiàn)組合邏輯函數(shù)的途徑是多種多樣的，可采用基本門電路，也可采用中、大規(guī)模集成電路。其一般設(shè)計步驟為：

① 分析設(shè)計要求，列真值表；

② 進行邏輯和必要變換。得出所需要的最簡邏輯表達(dá)式；

③ 畫邏輯圖。

7.1.1組合邏輯電路的特點178

7.1.2組合邏輯電路的分析和設(shè)計方法178

7.2常用組合邏輯電路179

7.2.1編碼器179

編碼器（encoder）是將信號（如比特流）或數(shù)據(jù)進行編制、轉(zhuǎn)換為可用以通訊、傳輸和存儲的信號形式的設(shè)備。編碼器把角位移或直線位移轉(zhuǎn)換成電信號，前者稱為碼盤，后者稱為碼尺。按照讀出方式編碼器可以分為接觸式和非接觸式兩種；按照工作原理編碼器可分為增量式和絕對式兩類。增量式編碼器是將位移轉(zhuǎn)換成周期性的電信號，再把這個電信號轉(zhuǎn)變成計數(shù)脈沖，用脈沖的個數(shù)表示位移的大小。絕對式編碼器的每一個位置對應(yīng)一個確定的數(shù)字碼，因此它的示值只與測量的起始和終止位置有關(guān)，而與測量的中間過程無關(guān)。

編碼器可按以下方式來分類。

1、按碼盤的刻孔方式不同分類

（1）增量型：就是每轉(zhuǎn)過單位的角度就發(fā)出一個脈沖信號(也有發(fā)正馀弦信號，

然后對其進行細(xì)分，斬波出頻率更高的脈沖)，通常為A相、B相、Z相輸出，A相、B相為相互延遲1/4周期的脈沖輸出，根據(jù)延遲關(guān)系可以區(qū)別正反轉(zhuǎn)，而且通過取A相、B相的上升和下降沿可以進行2或4倍頻；Z相為單圈脈沖，即每圈發(fā)出一個脈沖。

（2）絕對值型：就是對應(yīng)一圈，每個基準(zhǔn)的角度發(fā)出一個唯一與該角度對應(yīng)二進制的數(shù)值，通過外部記圈器件可以進行多個位置的記錄和測量。

2、按信號的輸出類型分為：電壓輸出、集電極開路輸出、推拉互補輸出和長線驅(qū)動輸出。

3、以編碼器機械安裝形式分類

（1）有軸型：有軸型又可分為夾緊法蘭型、同步法蘭型和伺服安裝型等。

（2）軸套型：軸套型又可分為半空型、全空型和大口徑型等。

4、以編碼器工作原理可分為：光電式、磁電式和觸點電刷式

7.2.2優(yōu)先編碼器181

7.2.3譯碼器185

譯碼器是組合邏輯電路的一個重要的器件，其可以分為：變量譯碼和顯示譯碼兩類。變量譯碼一般是一種較少輸入變?yōu)檩^多輸出的器件，一般分為2n譯碼和8421BCD碼譯碼兩類。顯示譯碼主要解決二進制數(shù)顯示成對應(yīng)的十、或十六進制數(shù)的轉(zhuǎn)換功能，一般其可分為驅(qū)動LED和驅(qū)動LCD兩類。

譯碼是編碼的逆過程，在編碼時，每一種二進制代碼，都賦予了特定的含義，即都表示了一個確定的信號或者對象。把代碼狀態(tài)的特定含義“翻譯”出來的過程叫做譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器?；蛘哒f，譯碼器是可以將輸入二進制代碼的狀態(tài)翻譯成輸出信號，以表示其原來含義的電路。

根據(jù)需要，輸出信號可以是脈沖，也可以是高電平或者低電平。

7.2.4顯示譯碼器189

7.2.5數(shù)據(jù)選擇器191

7.2.6加法器195

7.2.7數(shù)值比較器198

7.3組合邏輯電路中的競爭-冒險現(xiàn)象199

7.3.1競爭-冒險現(xiàn)象199

7.3.2競爭-冒險現(xiàn)象的判斷方法200

本章小結(jié)201

習(xí)題202

第8章觸發(fā)器和時序邏輯電路205

8.1概述205

8.2觸發(fā)器的電路結(jié)構(gòu)與工作原理205

8.2.1基本RS觸發(fā)器205

8.2.2同步RS觸發(fā)器的電路結(jié)構(gòu)與工作原理208

8.2.3主從RS觸發(fā)器的電路結(jié)構(gòu)與工作原理209

8.2.4由CMOS傳輸門組成的邊沿觸發(fā)器213

8.3觸發(fā)器邏輯功能的描述方法214

8.3.1RS觸發(fā)器214

8.3.2JK觸發(fā)器215

8.3.3D觸發(fā)器216

8.3.4T觸發(fā)器216

8.3.5觸發(fā)器邏輯功能的轉(zhuǎn)換217

8.4時序邏輯電路的分析方法和設(shè)計方法219

8.4.1同步時序電路的分析方法219

8.4.2異步時序邏輯電路的分析方法及舉例223

8.4.3同步時序電路的設(shè)計方法224

8.5常用的時序邏輯電路228

8.5.1寄存器和移位寄存器228

8.5.2同步計數(shù)器231

8.5.3移位寄存器型計數(shù)器244

8.6時序邏輯電路分析設(shè)計綜合例題246

本章小結(jié)248

習(xí)題249

第9章脈沖產(chǎn)生和整形電路253

9.1概述253

9.2555定時器的應(yīng)用253

9.2.1555定時器的電路結(jié)構(gòu)253

9.2.2用555定時器組成施密特觸發(fā)器255

9.2.3用555定時器組成單穩(wěn)態(tài)電路256

9.2.4用555定時器組成多諧振蕩器258

9.2.5555定時器的應(yīng)用電路260

9.3石英晶體多諧振蕩器262

9.4壓控振蕩器263

本章小結(jié)264

習(xí)題264

第10章數(shù)/模和模/數(shù)轉(zhuǎn)換器266

10.1概述266

10.2數(shù)/模轉(zhuǎn)換器266

10.2.1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器266

10.2.2倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器268

10.3模/數(shù)轉(zhuǎn)換器269

10.3.1A/D轉(zhuǎn)換器的基本組成269

10.3.2直接A/D轉(zhuǎn)換器271

10.3.3間接A/D轉(zhuǎn)換器275

10.4A/D和D/A的使用參數(shù)276

10.4.1A/D和D/A的轉(zhuǎn)換精度276

10.4.2A/D和D/A的轉(zhuǎn)換速度277

本章小結(jié)277

習(xí)題277

第11章半導(dǎo)體存儲器和可編程邏輯器件279

11.1半導(dǎo)體存儲器279

11.1.1只讀存儲器279

11.1.2ROM的擴展及應(yīng)用281

11.1.3幾種常用的ROM283

11.2可編程邏輯器件284

11.2.1PLD的連接方式及基本門電路的PLD表示法285

11.2.2可編程陣列邏輯286

11.2.3可編程通用陣列邏輯器件的基本結(jié)構(gòu)288

11.2.4在系統(tǒng)可編程邏輯器件290

11.3可編程邏輯器件的編程296

11.3.1PLD的開發(fā)系統(tǒng)296

11.3.2PLD編程的一般步驟297

11.4CPLD及FPGA簡介297

11.4.1CPLD及FPGA基本結(jié)構(gòu)297

11.4.2FPGA/CPLD設(shè)計流程300

本章小結(jié)302

習(xí)題302

附錄A常用數(shù)字集成電路型號及引腳306